SEMICONDUCTOR DEVICE AND ITS FABRICATION

Patent Number:

JP7249770

Publication date:

1995-09-26

Inventor(s):

FUNATO NORIHIDE; others: 02

Applicant(s)::

TOSHIBA CORP

Requested Patent:

JP7249770

Application Number: JP19940067879 19940310

Priority Number(s):

IPC Classification:

H01L29/78; H01L21/316

EC Classification:

Equivalents:

Abstract

PURPOSE:To obtain a vertical MOSFET in which fluctuation of threshold voltage is suppressed by composing a gate insulating film of a heat treated CVD insulating film and a thermal oxide film thereby reducing the charge being charged up at the gate insulating film.

CONSTITUTION:A drain region 11 is provided on the main surface of a semiconductor substrate 10 and a base region 12 is provided on the drain region 11, and then a source region 13 is provided on the surface of the base region. A gate insulating film 20 is then deposited on the inner wall face of a trench, and its periphery, penetrating the base region from the surface of the source region and reaching the drain region. A gate electrode G is then provided on the gate insulating film 20 composed of a thermal oxidation film 21 formed heat treating the surface of the semiconductor substrate 10 in oxidative atmosphere, and an annealed CVD insulating film 22 on the thermal oxidation film 21. Since the gate insulating film has stabilized electrical and mechanical characteristics, charge-up is suppressed.

Data supplied from the esp@cenet database - I2

ම

特開平7-249770

(11)特許出職公開每号

(43)公開日 平成7年(1995)9月26日	技術表示值所
(43)公開日	FI
	庁內整理番号
	BENESA.

7352-4M 7352-4M

21/316 H01L 29/78

(51) Int CL.

o ×

321 V H01L 29/78

金多月 **製造製法 米閣学 駅 東東瓜の教4 FD**

硃 棌 种疾川県川崎市等区小向東芝町1番地 中疾川県川崎市幸区小向東芝町1番地 存長川県川島市部区小向東芝町1番地 學級川県川橋市幸区場川町72番地 式会社東芝多摩川工場内 式会社東芝多摩川工場内 式会社東芝多岸川丁協内 井理士 竹村 就会社東芝 **化型工程** 米田 原籍 000003078 (11)田町(12) 740年建人 (72) 宏明者 (72) 聚甲诺 (72) 吳明者 平成6年(1894)3月10日 **存置平6**—67879 (21) 出職等中 (22) 出版日


半等体報管及びその製造方法 (54) [発売の名称]

57) [聚約]

【目的】 ゲート絶縁度にチャージアップされる配荷を 減少させ、しきい値電圧Vthの変動を抑えた模型MOS P.B.Tを有する半導体装置及びその製造方法を提供す

度20と、ゲート絶像成上のゲート電極Gとを値えてい 隣のソース団模13と、ソース団模装回からペース団権 で制処理して形成した制酸化膜21及びこの熱酸化膜上 1と、この上のペース倒壊12と、ペース倒域の安固倒 内壁面上及びこのトレンチ周辺に形成されたゲート絶像 5。ゲート絶縁膜は、半導体基板の表面を酸化性雰囲気 【株成】半導体基板10には、土面上のドレイン田域1 **や質通し、ドフイン包換中に木の原面が強するトフンチ** る。このゲート絶縁膜は電気的、機械的特性が安定して いると共に、チャージアップされる電荷の智道が依来上 り少ない。また、CVD絶路度表面に酸化腐を堆積する ことによってCVD絶縁版が影観化膜などを形成してア ニールされるので、このCVロ結解版다均一にアニール のアニールされたCVD絶容膜22から構成されてい

心理される.



「醋水項1] 第1導電型の半導体基板と、 (特許証状の紙囲)

前配半導体基板の第1の主面上に形成され、ドレイン領 前記第1の半導体層上に形成され、ペース領域として用 域として用いられる第1導電型の第1の半導体層と、

一ス街域として用いられる第1導電型の不知物拡散領域 前記第2の半導体層の表面領域に選択的に形成され、ソ いられる第2導電型の第2の半導体層と、

びこのトレンチ周辺の前記不純物拡散領域上に形成され 前記不純物拡散領域表面からこの不純物拡散倒域及び前 記第2の半導体層を貫通し、前記第1の半導体層中にそ の底面が強するように形成されたトレンチの内壁面上及

前記ゲート絶縁膜上に形成され、かつ、前記トレンチ内 **前記第2の半導体層上に形成され、少なくとも前記ソー** 及びトレンチ周辺に形成されたゲート電橋と、 ス領域に電気的に接続されたソース電極と、 たゲート絶縁膜と、

前記半導体基板の第2の主面上に形成されたドレイン電

前記ゲート絶縁膜は、前記トレンチ内を含む第2の半導 体層の安面を酸化性雰囲気で熱処理して形成した熱酸化 膜及びこの熱酸化膜の上に形成された熱処理されたCV D絶縁膜から構成されていることを特徴とする半導体数

はシリコン酸化酸であることを特徴とする糖水項1に配 【簡求項2】 前記CVD結構膜は、シリコン金化膜又 数の半導体整置

【酵水項3】 半導体基板の第1の主面上にドレイン倒 域として用いられる第1導電型の第1の半導体層を形成 する工程と、

前記第1の半導体層上にペース領域として用いられる第 2 導電型の第2の半導体層を形成する工程と、

前記第2の半導体層の安函領域にソース領域として用い られる第1 導電型の不純物拡散領域を選択的に形成する 前配不和物拡散倒域表面からこの不和物拡散倒域及び前 記第2の半導体層を貫通し、前記第1の半導体層中にそ 智品 哲的トレンチの内閣面上及びこのトフンチ周辺の哲的不 の庭面が強するトレンチを形成する工程と、

阿物拉教団球上に第1の趙森既である魏酸化既を酸化性 第1の絶縁膜の上に第2の絶縁膜であるCVD絶縁膜を 前配第2の絶縁膜の上に第3の絶縁 旗である熱酸化膜を酸化性雰囲気中における艶処理によ 雰囲気中における熱処理により形成する工程と、

的記簿3の絶縁膜を第2の絶縁膜の上から取り除く工程

哲官第2の治験展上に、哲院トレンチ内及のトレンチ周

辺にゲート電極を形成する工程と、

前部第2の半導体層上に、少なくとも前配ソース倒域に

前記半導体基板の第2の主面上にドレイン電極を形成す 電気的に接続されたソース電極を形成する工程と、 る工程とを値え、

的記算2の絶録現は、前記第3の絶録観を製造する工程 における敷処理によってアニールされることを特徴とす 前記第1及び第2の絶縁底とでゲート絶縁度を構成し、 る半導体装置の製造方法。

【酵水項4】 半導体基板の第1の主面上にドレイン図 的配第1の半導体層上にペース倒域として用いられる物 接として用いられる恕1 導電型の恕1の半導体層を形成 する工程と、

前記第2の半導体層の表面倒域にソース倒域として用い られる第1 導電型の不飽物拡散回旋を選択的に形成する 2 導電型の第2の半導体層を形成する工程と、

前配不組物拡散倒域表面からこの不知物拡散倒域及び前 配第2の半導体層を貫通じ、前配第1の半導体層中にそ 付記トレンチの庇証を合む内徴而上及びこのトレンチ属 の原因が強するトフンチを形成する工物と

辺の前記不組物拡散領域上に第1の絶跡膜である熱酸化 膜を酸化性雰囲気中における 熱処理により形成する工程 前配第1の絶換膜の上に第2の絶線膜であるCVD絶線

漢を形成する工程と、

的配第2の絶縁膜の上に第3の絶縁膜であるCVD酸化 前記第3の絶縁膜を第2の絶縁膜の上から取り換く工程 膜を形成する工程と、

哲的故2の遺縁展上に、包的トレンチ内及のトレンチ属 辺にゲート電信を形成する工程と、

前配第2の半導体層上に、少なくとも前配ソース倒域に **前記半導体基板の第2の主面上にドレイン電極を形成す** 意気的に接接されたソース電価を形成する工程と、

前記第2の絶縁膜は、前記第3の絶縁膜を製造する工程 における熱処理によってアニールされることを特徴とす **前記第1及び第2の絶縁頃とでゲート絶縁膜を構成し、** る半導体装置の製造方法。 る工程とを備え、

(発明の詳細な説明)

序効果トランジスタを有する半導体装置の断面U字状の [産業上の利用分野] 本発明は、厳型の絶録ゲート型艦 トフンチ型ゲート禁治に関するものである。 0001

[0002]

り伍才ン抵抗化が造んでいる。とくに、伍耐圧のMOS F E T の低オン抵抗化が顕著であり、現在では、フォト ノジストの創剤から単位セルのサイズ細小に限界の見え 【従来の技術】絶録ゲート型電界効果トランジスタ (以 ド、MOSFETという)は、数細加工技術の過歩によ

型MOSFETに注目されている。この検型MOSFE 中形成し、粧2の共因にドフイン放験や形成することに よっトトフンチ製画にチャネク田森が形成されるこうに B.Tを説明する。図は、MOS集積回路を値えた半導体 体基板に形成された複数のトレンチはその接面に、例え ば、3 µ m 関隔にマトリクス状に配置されている。N+ シリコン半導体基板10の第1の主面上にドレイン領域 て、この第1の半導体層11の上にチャネル領域に用い られる P型の第2の半導体圏12が不知物拡散によって セクサイズをより小形化できるトレンチ構造を有する様 する事ができる。図10を参照して従来の模型MOSF 装置の模型MOSFETを示す部分断面図である。 半導 に用いられる低不純物濃度のN型の第1の半導体層11 Tは、半導体基板の第1の主面にソース倒域とトワンチ して、セルサイズが小さくなると状にオン抵抗を小さく ている平面構造の拡散自己数合タイプから更に進んで、 がエアタキシャケ政政によって形成されている。そし 形成されている。

ス状に配置されたトレンチ14は、第2の半導体層12 おり、その幅は例えば1μmであり、その深さは例えば の安面田様に形成され、各トレンチ14の両側に沿って 被憂されている。ゲート電極のは、例えば、不純物がド 埋め込まれ、複合ゲート絶縁膜16の上に形成されてい 4 膜)がCVD (GenicalVapour Deposition) により形 [io 0 0 8] この半導体基板と第1及び第2の半導体層 の安団から第1の半導体層11の内部にまで形成されて によってほぼ長方形の平面パターンを有する多数の単位 14の内部にも形成されている複合ゲート絶像膜16で **ープされたポリシリコンからなり、トワンチ14亿街に** る。瞬合ラトレンチ14内のゲート電極相互は、連接的 に形成されている。複合ゲート絶縁頃16の最下層の第 酸化膜 (SIO2 版) から構成されている。この上に筋 とがエピタギシャルウェーハを構成している。マトリク 41日である。ソース包装13は、純2の半導体励12 酌置されている。ソース飯様13は、いのトレンチ14 セルに分割されており、マトリクス状に規則正しく配置 されている。 第20半導体層120数面には、トレンチ 1の絶縁膜161は、熱酸化により形成されたシリコン 成されている。さらに、この第2の絶縁膜152の上 2の絶縁膜162であるシリコン強化膜 (Si3 N

[0008]

はS102 膜からなり、第2の絶縁膜と同じ様にCVD に、第3の絶縁膜153が形成されている。この絶縁膜 膜などからなる絶縁膜17が形成されている。この絶縁 【0004】ゲート戦極の上、ソース領域13の軽出し ている安面上及びチャネル形成倒域の第2の半導体層1 2の露出している安面上を覆う様に、例えば、S102 市により形成されている。

城相互間が短絡複載され、ドレイン領域・基板倒域・ソ 成している。 第10半導体圏11のドレイン領域に電気 は、半導体基板10の裏面、即ち、第2の主面上に形成 ルに対して一体的に取けられ、各セルのゲート監極Gは ゲート配象18により共通に接続されているので、各セ **寅垓13にコンタクトしているA1などの金属からなる** ス領域13とともに第2の半導体層12表面にも共通に コンタクトしている。これにより、基板倒域・ソース倒 一ス領域に寄生するNPNトランジスタによる影響を軽 的に接続されるA1などの金属からなるドレイン栽植D されている。ソース電極S及びドレイン電極Dは、各セ ソース電板Sな形成されている。ソース電板Sは、ソー ケは、汝凶被殺されている。

ス電極Sを接地し、ドレイン電極D及びゲート電極Gに Gに対向するトレンチ14の側面のチャネル個域がP型 からN型に反転して反転層となり、ソース領域13から 【0005】 前記Nチャネル微型MOSFETは、ソー 正の電圧を印加する。この様な頂バイアスの時にゲート **陸圧を上げていくと、第2の半導体圏12のゲート電極** 反転層直下の第1の半導体層11に電子が流れる。 [0000]

[発明が解決しようとする課題] 前述のように、従来の 1と同じ様に熟融化により形成することができる。この る。この部分特にトレンチ14の部分を中心にした領域 做型MOSFETのゲート絶縁膜15は、トレンチ14 O2 原) 151、 強化膜 (Si3 N4 原) 152及び酸 化膜(SiO2膜)163が積層された複合絶線膜によ り構成されている (図10参照)。 通常、この様な3層 の複合絶縁膜は、それぞれ酸化膜及び窒化膜の配号をと 0のようにCVDで成長させる場合と第1の絶縁膜1 5 ゲート絶縁膜16はトレンチ14の内壁面にのみ形成さ れるのではなく、そのトレンチ限ロ部周辺にも形成され の熱酸化膜161は、色の部分に比較して薄くなってい 5. そのため、ゲート絶縁眩を熟酸化脱だけで構成する その結果、通常は熱酸化膜151の上に比較的均一に形 内面及びその周辺の半導体基板装面上に熱酸化膜(Si ってONO膜と称している。この酸化酸153は、図1 Rを拡大して図11に示す。この図に示す様に用の部分 成される方法であるCVDによってシリコン強化膜(S 13 N4 膜) 162を形成する。しかし、CVD社によ る盤化膜は、膜表面にアンセールが形成されることが多 いので、見掛け上の豚電率が変わって電気特性が劣化し 場合にはこの薄い部分が原因でゲート耐圧が悪くなる。 たり、機械的強度が低下する。

このシリコン耐化膜163は、その形成時の熱によって 窒化膜162を構成する少なくとも表面倒域の結晶粒子 トンンチの頂部の熱酸化膜が薄くなる原因を図12に示 [0007] このピンホールを補正するため、例えば、 再酸化を行ってシリコン酸化膜163を形成している。 が部分的に服装したパンボーケが高級する。といろで、

> 膜11のコンタクトホールを介してゲート電極Gに配気 的に被譲されたゲート配象18が形成されている。同様 に、この絶縁度11のコンタクトホールを介してソース

扩酸化物が形成される機構に求めることができる。酸化 性雰囲気で第2の半導体層12のシリコン半導体表面を 加熱すると、酸素原子が半導体表面からその内部に入り 3み、安面に酸化シリコンが形成される(図12

特開平7-249770

3

(4))。このとき、加熱が遊むに随れて酸化シリコン 層は、半導体層12内部へ入り込むが、その関部は、酸 化が造まず層部の断面形状が吹舞に尖鏡化してくる(図 低電圧駆動ができなくなるために、会り厚くすることは できない。この様に、厳型MOSFETは、ゲート絶縁 段にONO版などの複合膜を用いているのが現状である が、このような観電率の異なる複合絶線膜に電波が流れ ると、複合膜の各絶機膜中の電流平衡が成立するように 大な問題となる。本発明は、この様な事情によりなされ 12 (b))。 したがって、この部分の再みを十分にす る。これは、複合ゲート絶縁度に電荷が著えられること であり、MOSFETのしきい位属圧Vtbがゲート地線 る。しきい値電圧Vthの変動は、特性や信頼性の固で重 たものであり、ゲート絶縁膜にチャージアップされる電 荷を減少させ、しきい値電圧Vthの変動を抑えた鮮型M OSFETを有する半導体装置及びその製造方法を提供 るためには、他の部分はさらに厚くしなければならな い。ゲートのチャネル部の絶障膜が厚くたり過ぎると、 膜中のリーク電流によって変動することを怠唳してい 界面に最前がチャージアップされることが知られてい することを目的にしている。

第1 導電型の半導体基板と、前配半導体基板の第1の主 電型の第1の半導体層と、前配第1の半導体層上に形成 され、ペース領域として用いられる第2導艦型の第2の 植物拡散倒域と、前配不純物拡散倒域表面からこの不純 **西上に形成され、ドフイン領域として用いられる銘1等** 半導体層と、前配第2の半導体層の表面倒域に選択的に 形成され、ソース領域として用いられる第1導電型の不 辺に形成されたゲート電橋と、前記第2の半導体層上に れたソース電極と、前配半導体基板の第2の主面上に形 ることを特徴としている。前記CVD絶縁現は、シリコ 物拡散倒域及び前配第2の半導体層を貫通し、前配第1 の半導体層中にその底面が強するように形成されたトレ ンチの内壁面上及びこのトレンチ周辺の前配不結婚拡散 **倒域上に形成されたゲート絶機膜と、前配ゲート絶縁膜** 上に形成され、から、前的トワンチ内およびトレンチ周 形成され、少なくとも前記ソース領域に職気的に接続さ トレンチ内を含む第2の半導体層の表面を酸化性雰囲気 で熱処理して形成した熱酸化膜及びこの熱酸化膜の上に 形成された熱処理されたCVD絶縁膜から構成されてい 【瞑題を解決するための手段】本発明の半導体装置は、 成されたドレイン電極とを協え、前配ゲート絶縁順は、 ン金化膜又はシリコン酸化膜を用いても良い。

【0009】本発明の半導体装置の製造方法は、半導体 私板の第1の生国上にドレイン国域として用いられる 観

の不純物拡散領域を選択的に形成する工程と、前配不純 の第2の半導体層を形成する工程と、初配第2の半導体 物拡散領域表面からこの不純物拡散領域及び前配第2の 半導体層を貫通し、前配第1の半導体層中にその底面が 佐雰囲気中における熱処理により形成する工程と、前記 の半導体層上にペース領域として用いられる第2等電型 層の安面倒域にソース倒域として用いられる第1導電型 強するトフンチを形成する11組と、 包むトフンチの内閣 因上及びこのトレンチ周辺の包配子組動技製を設した額 1の絶録膜である熱酸化膜を酸化性雰囲気中における熱 2の絶録機であるCVD絶録観を形成する工程と、前記 第2の絶縁膜の上に第3の絶縁膜である無酸化膜を酸化 ソース電極を形成する工程と、前配半導体基板の第2の 主面上にドレイン電極を形成する工程とを値え、 前配筒 1及び第2の絶縁戦とでゲート絶縁現を構成し、前記第 2の絶縁度は前記第3の絶縁度を製造する工程における 1 详電型の第1の半導体層を形成する工程と、 前配第1 **処理により形成する工程と、前配第1の絶縁戦の上に第** 哲院部2の高锋展上に、哲院トフンチ氏及びトフンチ属 辺にゲート電価を形成する工程と、前記第2の半導体層 上に、少なくとも前配ソース質域に電気的に複鍵された 熱処理によってアニールされることを第1の特徴として 第3の絶縁膜を第2の絶縁膜の上から取り除く工程と、

ン団体として用いられる第1等権型の第1の半導体層を して用いられる第2導電型の第2の半導体層を形成する 工程と、哲配第2の絶縁属上に、哲配トレンチ内及びト レンチ周辺にゲート電極を形成する工程と、前配第2の 形成する工程と、前配施1の半導体層上にペース倒換と 工程と、前配第2の半導体層の表面関係にソース倒域と して用いられる第1 導電型の不知物拡散倒域を選択的に 形成する工程と、前紀不越物故敷田域安固からこの不越 物拡散領域及び前配第2の半導体層を貫通し、前配第1 の半導体層中にその疳固が強するトフンチを形成するエ アンチ周辺の前配不組物技術短線上に第1の結構膜であ る熱酸化膜を酸化性雰囲気中における熱処理により形成 する工程と、前記第1の絶縁膜の上に第2の絶縁腹であ るCVD絶縁膜を形成する工程と、前記第2の絶縁順の 半導体層上に、少なくとも前記ソース領域に重気的に接 【0010】また、半導体基板の第1の主面上にドレイ 母と、世紀トレンチの点面を合われ壁面上およびこのト 徒されたソース電橋を形成する工程と、前記半導体基板 と、前記第3の絶縁既を第2の絶縁観の上から取り始く え、前記第1及び第2の絶縁属とでゲート絶縁異を構成 し、前記第2の趙春度は、前記第3の趙春度を製造する 工程における熱処理によってアニールされることを答え 上に第3の絶縁度であるCVD酸化膜を形成する工程 の第2の主節上にドアイン製権を形成する工程とを信

[0011]

の称徴としている。

【作用】ゲート絶録度は、熱処理されたCVD絶縁度と INB/化膜から構成されているので、電気的、機械的特性 積が従来より少ない。また、前記CVD絶縁膜表面に酸 が女定していると共に、チャージアップされる配荷の智 化膜を成長させることによってCVD絶縁膜が熱処理さ れるので、このCVD絶縁膜は、均一にアニールされ

示す配象部分も含む断面図である。図は、MOS集積回 する。図1は、安面の配線部分を省略した半導体基板の 【安篤例】以下、図面を参照して本発明の実施例を説明 する。まず、図1及至図3により本発明の実施偶を説明 平面図、図2は、この半導体基板上の配線部分を示した 平面図、図3は、図1のA-A、線に沿う部分の図2に る。エピタキシャル半導体層11、12が第1の主面に 形成されている半導体基板10に散けられた複数のトン ンチ14は、その表面に、例えば、約3μm間隔にマト によって形成されている。そして、この第1の半導体層 110上にチャネル匈域に用いられるP型の第2の半導 リクス状に配置されている。N+シリコン半導体基板1 0の数1の共岡上にドレイン田域に用いられる街下越他 徴度のN型の第1の半導体層11がエアタキシャル成長 体層12が不越物拡散によった形成されている。 1の実 短倒では第2の半導体層12は、第1の半導体層11を 第1の半導体層11上に第2のエピタキシャル成長層を 形成することによって、これを第2の半導体層とするこ 路を値えた半導体装置の縦型MOSFETを示してい 部分的に不組物拡散を行うことによって形成されるが、

11日、その辞さは、例えば、約41日である。ソース倒 第2の半導体圏12の表面は、トレンチ14の内部にも 各トレンチ14の周辺に沿って配置されている。 ソース 田様13は、このトレンチ14によってほぼ長方形の平 5. ゲート質値Gは、仮えば、不知色がドープされたが リシリコンからなり、一部はトレンチ14内部に埋め込 まれ、一部はトレンチ14の限ロ部周辺の複合ゲート絶 の最下層の第1の絶縁膜21は、無酸化により形成され は、第2の半導体層12の表面から第1の半導体層11 録牒20の上に形成されている。複合ゲート絶録膜20 の内部にまで形成されており、その幅は、例えば、約1 この上に第2の絶縁限22であるシリコン強化膜 (Sl 面パターンを有する多数の単位セルに分割されており、 たシリコン酸化膜 (S102度) から様成されている。 壊13は、第2の半導体層12の表面倒域に形成され、 単位セルはマトリクス状に規則正しく配置されている。 【0013】マトリクス状に配置されたトレンチ14 形12されている複合ゲート絶縁膜20で被覆されてい 3·N4 限)がCVDにより形成されている。

【0014】ゲート監督G上、ソース団城13の舞出し ている表面上及びチャネル形成領域の第2の半導体層1

ート配線18が形成されており、ゲート配線18は、A の絶縁膜11のコンタクトホールを介してゲート転換G ト配線18が形成されている(図2)。回線に、この総 摩膜1 7 のコンタクトホールを介してソース領域1 3 に コンタクトしているAIなどの金属のソース配極Sが形 **或されている。ゲート配線18やソース電極Sなどの配** 図2に示すように、この絶縁膜17の上には、A1のゲ は半導体基板10上のトレンチ列間の上に配置されてお (リンシリケートガラス) 膜などからなる厚さ約600 に電気的に接続されているA1などからなる金属のゲー 1のゲートパッド23に依載している。ゲート配線18 り、ゲートパッド23の下には、トレンチ14は形成さ たていない。また、ソース電腦Sにはソースパッド24 **好形成されている。マトリクス状に形成された各トレン** n mの絶稜膜 (層間絶縁膜) 17が形成されている。こ 1)。 複数の、 座えば、 2 0のトフンチや 1 0のシース **豪は、層間絶縁膜17の上にパターニングされている。** チ14は、ソース忸模13の中に形成されている (図 2の露出している表面上を覆う様に、例えば、PSG 田域に形成する事も可能である。

た、ドレイン団体・基板団体・ソース団体に各生するN PNトランジスタによる影響を軽減している。 第10半 単体層11のドレイン個域に配気的に接続されるA1な 即ち、第2の主面上に形成されている。ソース電極S及 を接地し、ドレイン電極の及びゲート配極らに正の配圧 げていくと、第2の半導体圏12のゲート電極Gに対向 ナるトンンチ14の匈面のチャネケ筃技がP型からN型 【0015】ソース電極Sはソース回旋13とともに第 2の半導体層12表面に共通にコンタクトしている。こ た、各セルのゲート電極Gはゲート配線18により共通 る。 前記Nチャネル模型MOSFETは、ソース電極S を印加する。この様な頂パイアスの時にゲート電圧を上 に反転して反転層となり、ソース領域13から反転層直 Fの第11の半導体層11に電子が流れる。この縦型M OSFETのゲート絶縁膜20は、トレンチ14内面及 2 與) 21及び蛮化膜 (Si3 N4 膜) 22が積層され に徴破されているので、各セルは、並列接破されてい どの金属のドレイン電極口は、半導体基板10の凝面、 **びドフイン監御Dは、 争セグに対した一体包に数けら** たにより、基板倒域・ソース倒域相互間が短絡機械さ びその周辺の半導体基板装面上に熱酸化膜(SIO た複合絶縁膜により構成されている。

[0018] ゲート絶像度20は、熱処理されたCVD ップされる駐荷の蓄積が従来より少ない。次ぎに、図4 乃至図9を参照して前配実施例の半導体装置の製造方法 を説明する。図4乃至図8は、半導体装置の製造工程断 面図、図4は、ゲート絶縁膜の結晶構造を説明する平面 図である。厚さ約150μmのN+シリコン半導体基板 電気的、機械的特性が安定していると共に、チャージア 色縁膜22と熱酸化膜21とから構成されているので、

を、例えば、RIE (Reactive Ion Stching) 法などに **エピタキシャル層11を成長させる。更に、このエピタ** キシャル層 11にP型ケャネル領域形成層である第2の 半導体層12を形成する。改ぎに、PEP(フォトエッ 10の第1の主面に第1の半導体層であるN型シリコン チングプロセス)工程及びイオン社入を用いて第2の半 導体層12の安面領域にこの半導体層の表面からソース て、ソース領域13の表面から第2の半導体層12を貢 通し、第1の半導体層11に選する複数のトンンチ14 国域となるN十不紅物拡散国域13を形成する。そし より形成し、これをマトリクス状に配置する(図1巻

を形成する (図5)。 第2の半導体層12表面は、酸化 【0017】次に、トレンチ14の内壁面を含む第2の 半導体層12表面上に第1の絶縁膜である態酸化膜21 在雰囲気中、約1000℃で熱処理されて熱酸化膜21 が形成される。この熱処理遺費は、大体900~110 0℃が適当である。女に、この熱酸化模21の上にCV D社によるシリコンなどの強化膜 (CV D盤化膜) 22 る。 CVD法は、気相状態での化学反応によって窒化シ リコン膜や酸化シリコン膜などの薄膜を形成する方法で あり、下地の状態にかかわらず均一に堆積されるが、膜 1150℃以下、例えば、1000℃で1時間程度酸化 (a) に示すようにCVD窒化膜の結晶粒子間は、ピン に、前配盤化膜22を酸化性雰囲気中、960℃以上、 を堆積させる(図6)。これは第2の絶縁膜22であ ホールなどが存在し、観密性に欠ける傾向にある。次 して第3の絶縁膜26である熱酸化膜を形成する(図 質(膜の敷密性)の点で熱酸化膜に劣る。即ち、図9

成していたが、本発明では、第3の絶縁膜26を第2の [0018] ここで、依米の数型MOSFETでは、そ 3の絶縁膜もその中に含まれて、いわゆるONO膜を構 絶縁膜22の上に形成してから、この第3の絶縁膜25 をエッチング処理などの方法によって取り除くことに特 ば、5%もしくはそれ以下の弗酸 (HF) を用いる。し のゲート絶縁膜として第1及び第2の絶縁膜とともに第 は、シリコンの熱酸化膜を除去するには、この絶縁膜2 るCVD室化版とのエッチング強权比の高い材料で、例 5のみがエッチングされるように第2の絶縁膜22であ 処理により均一にアニールされる。その結果、CVD室 化膜22は、図9に示すように、ピンホールが存在する って図9 (b) に示すように少なくとも表面は、結晶粒 2の絶縁膜22は、この第3の絶縁膜26の形成時の態 教密さの欠ける粒子構造であったものが、アニールによ 徴がある (図8)。 第3の結婚膜25、この実施例で の実施例では、例えば、約100mmの厚さがある。り えば、ウエットエッチングする。その材料には、例え たがって、この様型MOSFETのゲート絶縁属20 は、第1の絶縁膜21と第2の絶縁膜22からなり、

特BB平7-249770

9

子間の粒界が部分的に融着して、アンホールの少ない観 密度の高い展覧に改覧される。

5. その後、絶縁度1.7の上にA1やA1/S1合金な にポリシリコン戦18をエッチパックする。次に、第2 の半等体層12の表面にPSG跳などの絶縁膜 (層間絶 辞版)17をCVD法などで形成する。絶録戦材料とし 良い。その後、この層間絶縁襲17の一部にゲート配線 ンを搭着する。次に、半導体基板10の第2の主面全面 [0019] 女に、リンなどの不蔑他がドーンされたぎ リシリコン膜16をトレンチ14が十分に担まるように り、トフンチ14の周辺にまで価値だせる。いのよりシ て、トレンチ14及びその周辺にゲート電極となるよう ては、PSG膜以外にBPSG膜などの材料を用いても どを材料とするゲート配線S及びソース電橋Sのパター にA1やA1/S1合金などのドレイン電極Dを形成す Gやソース電腦Sのためのコンタクトホールを閉口す リコン膜16は、ゲート電極として用いられる。そし

方法について説明する。前の方法では、第2の総律既で 【0020】次に、前配実施例の半導体装置の他の製造 あるCVD変化膜をアニールするのに知るの結構膜とし てシリコンの熱酸化膜を用いたが、この実施倒では、C VD絶縁膜を用いる。このCVD絶縁膜を第2の絶縁機 に堆積する際にその成長遺度が大体900であるいは9 は、酸化膜を用いるが、窒化膜を用いても良い。CVD に、CVD絶縁膜のみがエッチングされるように第2の 絶様膜であるCVD変化膜とのエッチング選択比の高い 60℃的後に高い場合なら、この続き第2の動物観をア 絶録展は、第2の絶縁展上に形成されてから、 メッチン **グ処理などにより除去される。熱酸化膜の除去と同様** リールナないとがたかる。CVD結構観の材料とした 材料でエッチングする。

[0021]

たCVD絶縁度と無酸化膜の2層から標成されているの ジアップされる電荷の蓄積が従来より少ない。また、前 [発明の効果] 本発明は、ゲート絶縁膜が、熱処理され で、電気的、雑被的特性が安定していると共に、チャー 配CVD絶線膜表面に酸化膜を成長させることによって CVD絶線膜が熱処理されるので、このCVD絶縁順 は、均一にアニールされる。

図面の簡単な説明】

【図1】本発明の実施例の半導体装置に用いる半導体基 気の平面図。

[図2] 図1の半導体基板の表面の配線倒域を示す平面

【図3】図1のA-A、線に沿う部分の貯団図。

[図 6] 実施例の半導体装置の製造工程断面図。 [図4] 実施例の半導体装置の製造工程財団図。

(図6)実施例の半導体装置の製造工程断面図。 [図1] 実施例の半導体装置の製造工程断面図。